在一个典型的集成电路设计流程中，通常会包括以下环节：

1、前端设计和验证：前端设计是指电路工程师把电路设计实体化的过程，例如对于数字电路设计来说通常就是使用Verilog等RTL语言来描述设计，而对于模拟电路来说就是电路图设计。而前端验证则是指通过逻辑或者电路仿真来验证设计是否符合预期。前端设计和验证往往是最花费集成电路设计工程师时间和精力的环节，其中的EDA工具将会很大程度决定整个前端设计验证的效率。目前在前端验证环节常用的工具包括Synospys的VCS，Verdi，Cadence的Jasper，Virtuoso等。

2、综合和后端验证：在前端设计完成之后，需要把设计进一步转化（综合）成版图（GDS）。对于数字电路来说，需要把使用RTL语言描述的逻辑设计综合成为相应的标准单元库网表，并进一步把该网表去做布局布线形成GDS。这两步非常关键，也往往是数字集成电路EDA的核心竞争力。而对于模拟电路来说，由于设计规模较小而且自由度较高，通常是由工程师手动完成电路图转化到版图的过程。在得到版图之后，后端验证则是无论数字还是模拟设计都需要的，包括DRC，LVS，形式验证，可靠性验证等。